(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特開2000-286701 (P2000-286701A)

(43)公開日 平成12年10月13日(2000.10.13)


(51) Int.Cl. ⁷		識別記号	FΙ	FΙ		テーマュード(参考)		
H03L	7/10		H03L 7	7/10		Z 5C	020	
G11B	20/14	3 5 1	G11B 20	0/14	351	A 5 D	0 4 4	
H03L	7/095		H04N 5	5/06		Z 5 J	106	
	7/08		H03L 7	7/08	В			
H04N	5/06				•	G		
	•		審查請求	未請求	請求項の数8	OL (全 14 頁)	
(21)出願番号	. ·	特顧平11-93575	(71) 出願人					
(51) [21]				株式会社富士通ゼネラル				
(22)出願日		平成11年3月31日(1999.3.31)		神奈川県	具川崎市高津区	未長1116番	地	
(#=/ ===// ==			(72)発明者	西村。第	美三			
	•	•	•	神奈川場	具川崎市髙津区	未長1116番	地 株式	
				会社富力	上通ゼネラル内			
		• -	1		<u>-</u>			
			÷		具川崎市高津区:	末長1116番	地 株式	
				会社富=	t通ゼネラル内			
			(74)代理人					
				弁理士	古澤 俊明	(外1名)		
						最	終頁に続く	

(54) 【発明の名称】 位相同期ループ回路

(57)【要約】

【課題】 発振周波数帯域の異なる第1、第2VCO18、19を切り換えて広い周波数範囲の基準信号を取り扱うPLL回路において、回路構成の簡略化を図るとともに、安定したシステムクロックSCKを供給すること。

【解決手段】 位相比較器16、LPF17、第1、第2VCO18、19、切換器20、分周器22及びロック・アンロック検出回路32を具備し、この検出回路32をロック・アンロック判定回路33と積分回路34で構成し、この判定回路33でバースト信号(基準信号の例)②と再生バースト信号(比較信号の例)②の位相をが2ck(クロック)未満か否かに基づいてロック、アンロックを判定し、積分回路34でロック判定時にその判定回数をアップカウントするとともにアンロック制定時にその判定回数をダウンカウントし、その計数値に基づいてロック、アンロックを検出し、検出信号で切換器20を切り換える。



【特許請求の範囲】

【請求項1】 基準信号と比較信号を比較し位 相差に応じ た信号を出力する位相比較器と、この位相比較器から出 力する信号に応じた電圧を出力するローパス フィルタ と、このローパスフィルタの出力電圧に基づいて発振周 波数帯域の異なる複数のパルス信号を出力する電圧制御 発振器と、この電圧制御発振器から出力する複数のパル ス信号の中から1つのパルス信号を選択して出力する切 換器と、この切換器から出力するパルス信号の周波数を 分周し比較信号として前記位相比較器へフィードバック 10 する分周器と、前記基準信号と比較信号に基づいてロッ ク、アンロックを検出し、検出信号で前記切 換器の切り 換えを制御するロック・アンロック検出回路とを具備 し、前記ロック・アンロック検出回路を、前 記基準信号 と比較信号の位相差が前記基準信号の周波数より高い周 波数に設定されたクロックの n クロック (n は 1 以上の 整数)未満か否かでロック、アンロックを判定するロッ ク・アンロック判定回路と、このロック・アンロック判 定回路のロック判定とアンロック判定の一方の判定時に その判定回数をアップカウントするとともに他方の判定 20 時にその判定回数をダウンカウントし、その計数値に基 づいてロック、アンロックを検出する積分回路とで構成 してなることを特徴とする位相同期ループ回路。

1

【請求項2】ロック・アンロック判定回路は、基準信号の立ち上がり(又は立ち下がり)を検出してクロックに同期した一定時間幅のパルスを出力する第1エッジ検出器と、この第1エッジ検出器の出力パルスのパルス幅をクロックの2クロック幅に変換する2クロック幅化回路と、比較信号の立ち上がり(又は立ち下がり)を検出してクロックに同期した一定時間幅のパルスを出力する第2エッジ検出器と、この第2エッジ検出器の出力パルスをクロックの1クロック分遅延する1クロック遅延器と、前記2クロック幅化回路の出力パルスのパルス幅内に、前記第2エッジ検出器の検出信号又は前記1クロックに開発の出力信号が現われるか否かでロック、アンロックの判定信号を出力するゲート回路とからなる請求項1記載の位相同期ループ回路。

【請求項3】積分回路は、ロック・アンロック判定回路の判定信号をアップ・ダウン制御信号として第1エッジ検出器の検出信号を計数するアップダウンカウンタと、このアップダウンカウンタの計数値が増加して第1設定値に達したときにロックを検出し、前記アップダウンカウンタの計数値が減少して第2設定値(第1設定値より小さい値)に達したときにアンロックを検出する検出回路とからなる請求項1又は2記載の位相同期ループ回路。

【請求項4】第1エッジ検出器とアップダウンカウンタの間に、前記第1エッジ検出器から出力する検出信号のパルス幅を広げて前記アップダウンカウンタへ出力する第1パルス幅拡大回路を設け、ゲート回路と前記アップ 50

ダウンカウンタの間に、前記ゲート回路から出力する判定信号のバルス幅を広げて前記アップダウンカウンタへ出力する第2バルス幅拡大回路を設けてなる請求項3記載の位相同期ループ回路。

【請求項5】基準信号は、バースト切出し回路によって複合映像信号から切り出されたカラーバースト信号としてなる請求項1、2又は4記載の位相同期ルーブ回路。 【請求項6】基準信号は、バースト切出し回路によって複合映像信号から切り出されたカラーバースト信号としてなる請求項3記載の位相同期ループ回路。

【請求項7】基準信号は、水平同期分離回路によって複合映像信号から分離された水平同期信号としてなる請求項1、2又は4記載の位相同期ループ回路。

【請求項8】基準信号は、水平同期分離回路によって複合映像信号から分離された水平同期信号としてなる請求項3記載の位相同期ルーブ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、TV信号(テレビジョン放送局からの映像信号)やVTR信号(ビデオテープレコーダからの映像信号)などの映像信号をディジタル処理するために使用されるクロック(例えばシステムクロック)を生成する位相同期ループ回路(以下、単にPLL回路と記述する)に関するものである。

[0002]

【従来の技術】薄型、軽量のディスプレイ装置として、PDP(プラズマディスプレイバネル)やLCD(液晶ディスプレイ)パネルを用いた表示装置が注目されている。このような表示装置はディジタル信号による直接駆動方式であるため、アナログの合成映像信号を入力とする場合、A/D(アナログ/ディジタル)変換等のディジタル処理用のシステムクロックを生成するPLL回路が必要となる。このようなPLL回路にはロックレンジの広いものが望まれている。従来、この種のPLL回路では、図10に示すようなバーストロックPLL回路や図11に示すようなラインロックPLL回路が知られている。

【0003】図10に示すバーストロックPLL回路は次のように構成されていた。すなわち、入力端子10に入力した映像信号(例えばTV信号)は、その直流レベルがクランプ回路11で所定レベルに固定され、増幅回路12で増幅され、コンパレータ13で所定レベル以上がカットされてバースト切出し回路14に入力する。同期分離回路15は入力映像信号から水平同期信号VDを分離してバースト切出し回路14に、コンパレータ13から出力した映像信号と同期分離回路15から出力した水平同期信号VDに基づいて、カラーバースト信号(以下、単にバースト信号という。)①を切り出して出力するとともにバースト

3

出し期間信号 (以下、単にバースト期間信号という。) ③を出力する。位相比較器16は、バースト期間信号③ の出力している期間、バースト信号型を基準信号として 再生カラーバースト信号(以下、単に再生バースト信号 という。) (比較信号の一例である。) ②と比較して位 相差に応じた信号を出力し、LPF(ローパスフィル タ) 17は位相比較器16の出力を積分して得た位相誤 差電圧を制御電圧として第1、第2VCO(電圧制御発 振器) 18、19に出力する。第1、第2VCO18、 19は、全体の発振周波数帯域を広くするために(ロッ 10 クレンジを広くするために) 設けられたもので、同じ制 御電圧に対して発振周波数帯域が異なる2種類のパルス を出力し、切換器20は2種類の出力パルスのうちの1 つを選択しシステムクロックSCK(以下、単にSCK という。)として第1出力端子21から出力する。分周 器22はSCKの周波数を整数分の1に分周して第2出 力端子23からサブキャリアSCa (以下、単にSCa という。)として出力するとともに、このSCaを再生 バースト信号②として位相比較器16ヘフィードバック する。A/D (アナログ/ディジタル) 変換器24は、 LPF17の出力電圧(位相誤差電圧)をディジタル信 号に変換してマイコン25に出力し、このマイコン25 は、LPF17の出力電圧に基づいて、位相比較器1 6、LPF17、第1、第2VCO18、19、切換器 20及び分周器22からなるPLL回路26のロック、 アンロックを検出し、切換器20の切り換えを制御す

【0004】また、図11に示したラインロックPLL 回路は、入力端子10に入力した映像信号(例えばTV 信号) から水平同期信号HDを分離する水平同期分離回 30 路27と、位相比較器31、LPF17、VCO28、 1/2分周器29、切換器20及び分周器22からなる PLL回路30と、A/D変換器24と、マイコン25 とで構成されていた。位相比較器31は水平同期信号H Dを基準信号として比較信号と比較し、LPF17は位 相比較器31の出力を積分して位相誤差電圧(制御電 圧)をVCO28に出力し、1/2分周器29はVCO 28から出力するバルスの周波数を1/2に分周して出 力する。切換器20は、VCO28と1/2分周器29 から出力する 2 種類のバルスのうちの1 つを選択しSC Kとして第1出力端子21から出力する。分周器22は SCKの周波数を整数分の1に分周し比較信号として位 相比較器31 ヘフィードバックする。A/D 変換器24 は、LPF17の出力電圧をディジタル信号に変換して マイコン25に出力し、このマイコン25は、LPF1 7の出力電圧に基づいてPLL回路30のロック、アン ロックを検出し、切換器20の切り換えを制御する。

[0005]

【発明が解決しようとする課題】しかしながら、図10 及び図11に示した従来例では、A/D変換器24とマ 50

イコン25を用いてPLL回路26、30のロック、アンロックを検出していたので、回路構成が複雑になるという問題点があった。本発明は、上述の問題点に鑑みてなされたもので、発振周波数帯域の異なる複数のバルス信号を切り換えて広い周波数範囲の基準信号を取り扱うPLL回路において、回路構成の簡略化を図るとともに、安定したクロックを供給することを目的とするもの

[0006]

である。

【課題を解決するための手段】本発明によるPLL回路 は、基準信号と比較信号を比較し位相差に応じた信号を 出力する位相比較器と、この位相比較器から出力する信 号に応じた電圧を出力するローパスフィルタと、このロ ーパスフィルタの出力電圧に基づいて発振周波数帯域の 異なる複数のパルス信号を出力する電圧制御発振器と、 この電圧制御発振器から出力する複数のパルス信号の中 から1つのパルス信号を切り換えて出力する切換器と、 この切換器から出力するパルス信号の周波数を分周し比 較信号として位相比較器へフィードバック する分周器 と、基準信号と比較信号に基づいてロック、アンロック を検出し、検出信号で切換器の切り換えを制御するロッ ク・アンロック検出回路とを具備し、ロック・アンロッ ク検出回路を、基準信号と比較信号の位相差が基準信号 の周波数より高い周波数に設定されたクロックのnクロ ック(nは1以上の整数)未満か否かでロック、アンロ ックを判定するロック・アンロック判定回路と、このロ ック・アンロック判定回路のロック判定とアンロック判 定の一方の判定時にその判定回数をアップカウントする とともに他方の判定時にその判定回数をダウンカウント し、その計数値に基づいてロック、アンロックを検出す る積分回路とで構成してなることを特徴とする。

【0007】ロック・アンロック判定回路は、基準信号 と比較信号の位相差がnクロック(例えば2クロック) 未満か否かに基づいてロック、アンロックを判定し、積 分回路は、ロック・アンロック判定回路のロック判定と アンロック判定の一方の判定時(例えばロック判定時) にその判定回数をアップカウントするとともに他方の判 定時(例えばアンロック判定時)にその判定回数をダウ ンカウントし、その計数値に基づいてロック、アンロッ クを検出する。切換器は、積分回路から出力するロッ ク、アンロックの検出信号に基づいて、電圧制御発振器 から出力する複数のパルス信号の中から 1 つのパルス信 号を選択して出力する。ロック・アンロック検出回路を ロジックで構成可能なロック・アンロック判定回路と積 分回路で構成したので、ロック・アンロック検出回路を A/D変換器とマイコンで構成した従来例と比べて、回 路構成を簡単にすることができる。 ロック・アンロック 判定回路でロック、アンロックと判定されても、直ちに PLL回路をロック、アンロックするのではなく、積分 回路でヒステリシスをもたせてPLL回路をロック、ア

4

ンロックとしているので、より安定したクロックを供給 することができる。

【0008】ロック・アンロック判定回路の構成を簡単にするために、ロック・アンロック判定回路を、基準信号の立ち上がり(又は立ち下がり)を検出してクロックに同期した一定時間幅のパルスを出力する第1エッジ検出器と、この第1エッジ検出器の出力パルスのパルス幅を計測用のクロックの2クロックに変換する2クロック幅化回路と、比較信号の立ち上がり(又は立ち下がり)を検出してクロックに同期した一定時間幅のパルスを出力する第2エッジ検出器と、この第2エッジ検出器の出力パルスを1クロック分遅延する1クロック遅延器と、2クロック幅化回路の出力パルスのバルス幅内に、第2エッジ検出器の検出信号又は1クロック遅延器の出力信号が現われるか否かでロック、アンロックの判定信号を出力するゲート回路とで構成する。

【0009】積分回路の構成を簡単にするために、積分回路を、ロック・アンロック判定回路の判定信号をアップ・ダウン制御信号として第1エッジ検出器の検出信号を計数するアップダウンカウンタと、このアップダウン 20カウンタの計数値が増加して第1設定値に達したときにロックを検出し、アップダウンカウンタの計数値が減少して第2設定値(第1設定値より小さい値)に達したときにアンロックを検出する検出回路とで構成する。

【0010】積分回路の動作をより安定化させるために、第1エッジ検出器とアップダウンカウンタの間に第1エッジ検出器から出力する検出信号のバルス幅を広げてアップダウンカウンタへ出力する第1バルス幅拡大回路を設け、ゲート回路とアップダウンカウンタの間にゲート回路から出力する判定信号のパルス幅を広げてアップダウンカウンタへ出力する第2パルス幅拡大回路を設ける。

【0011】バーストロック P L L 回路に利用可能とするために、基準信号をバースト切出し回路によって複合映像信号から切り出されたカラーバースト信号とする。 【0012】ラインロック P L L 回路に利用可能とするために、基準信号を水平同期分離回路によって複合映像

信号から分離された水平同期信号とする。

[0013]

【発明の実施の形態】以下、本発明の実施の形態例を図 40 面により説明する。図1は本発明によるPLL回路の一実施形態例を示すもので、図10と同一部分は同一符号とする。図1において、10は入力端子、11はクランプ回路、12は増幅回路、13はコンパレータ、14はパースト切出し回路、15は同期分離回路、16は位相比較器、17はLPF、18は第1VCO、19は第2VCO、20は切換器、21はSCKを出力する第1出力端子、22は分周器、23はSCaを出力する第2出力端子で、図10と同一なので説明を省略する。32は本発明に特有のロック・アンロック検出回路で、このロ 50

ック・アンロック検出回路 3 2 はロック・アンロック判定回路 3 3 と積分回路 3 4 を具備するとともに、図 2 に示すように第1、第2パルス幅拡大回路 3 5、3 6 及びクロック発生回路 3 7 を具備している。 3 8 は P L L 回路で、この P L L 回路 3 8 は前記位相比較器 1 6、L P F 1 7、第1、第2 V C O 1 8、1 9、切換器 2 0 及び分周器 2 2 で構成されている。

【0014】前記クロック発生回路37は、バースト信 号①の周波数Fsc (Fsc 3.58MHz) の8倍 の周波数のクロックck(以下、単にckという。)を 生成し、計測用のクロックとして出力する。前記ロック ・アンロック判定回路33は、図2に示すように、第 1、第2エッジ検出器40、41、2クロック幅化回路 42、1クロック遅延器43及びゲート回路44で構成 されている。前記第1エッジ検出器40は、バースト期 間信号③のHレベル時に動作し、基準信号としてのバー スト信号①の立ち上がりを検出してckに同期した1ク ロック幅(以下、単に1ck幅という。) のパルス④を 出力する。前記第2エッジ検出器41は、比較信号とし ての再生バースト信号②の立ち上がりを検出してckに 同期した1ck幅のバルス ⑥を出力する。前記2クロッ ク幅化回路42は、前記第1エッジ検出器40の出力バ ルスのパルス幅を2クロック幅(以下、単に2ck幅と いう。)に変換した信号のを出力する。前記1クロック 遅延器43は、第2エッジ検出器41の出力パルス⑥を 1クロック分遅延した信号のを出力する。前記ゲート回 路44は2入力のアンドゲート45、46及びノアゲー ト47で構成され、一方のアンドゲート45は信号⑤と 信号の論理積信号を出力し、他方のアンドゲート46 は信号⑤と信号⑥の論理積信号を出力し、ノアゲート4 7はアンドゲート45の出力信号とアンドゲート46の 出力信号の論理和信号を反転した信号を出力する。

【0015】前記第1パルス幅拡大回路35はナンドゲ ート50、4ビットのカウンタ51及び1クロック遅延 器52で構成されている。前記ナンドゲート50は、前 記第1エッジ検出器40の出力信号④をインバータ53 で反転した信号と前記カウンタ51のRCO(リップル キャリーアウト)との論理積信号を反転して、前記カウ ンタ51のENP (イネーブル端子) に出力する。前記 カウンタ51は、前記第1エッジ検出器40の出力信号 ●をインバータ53で反転した信号をLD(ロード端 子) への入力としてデータ「Dh」 (4ビット表示の1 101に相当する。)をロードし、ENPのHレベルで c kを計数し、計数値が「Fh」(4ビット表示の11 11に相当する。)になるとRCOがHレベルとなる。 前記1クロック遅延器52は、前記カウンタ51のRC Oを1クロック分遅延した信号を、BCLKXとして前 記積分回路34のクロック端子へ出力する。

【0016】前記第2パルス幅拡大回路36はナンドゲート54、4ビットのカウンタ55及び1クロック遅延

8

器56で構成されている。前記ナンドゲート54は、前記ゲート回路44の出力信号を1クロック遅延器57で1ck分遅延した信号®と前記カウンタ55のRCOとの論理積信号を反転して、前記カウンタ55のENPに出力する。前記カウンタ55は、前記ゲート回路44の出力信号を1クロック遅延器57で1ck分遅延した信号®をLDへの入力としてデータ「Dh」をロードし、ENPのHレベルでckを計数し、計数値が「Fh」になるとRCOがHレベルとなる。前記1クロック遅延器56は、前記ナンドゲート54の出力信号を1クロックck分遅延した信号を、BLOCKとして前記積分回路34のU/D(アップ/ダウン)制御端子へ出力する。

【0017】前記積分回路34は、図3に示すように、 8ビットのアップダウンカウンタ60と検出回路61で 構成されている。前記アップダウンカウンタ60は、前 記第2パルス幅拡大回路36から出力するBLOCKを U/D制御端子への入力とし、そのRC(リップルキャ リー) 出力をEN (イネーブル) 端子への入力とし、前 記第1パルス幅拡大回路35から出力するBCLKXを 計数し、計数値が「FFh」又は「OOh」に至ると計 20 数を停止する。前記検出回路61はアンドゲート62、 ノアゲート63及びJK-FF(フリップフロップ)6 4で構成されている。前記アンドゲート62は前記アッ ブダウンカウンタ60のQ7 (最上位から1番目のビッ ト) 出力とQ6 (最上位から2番目のビット) 出力の論 理積信号を出力し、前記ノアゲート63は前記アップダ ウンカウンタ 60のQ7出力とQ6出力の論理和信号を 反転した信号を出力する。前記JK-FF64は、前記 アンドゲート62の出力信号を「端子への入力とし、前 記ノアゲート63の出力信号をK端子への入力とし、B CLKXを計数する。このため、アップダウンカウンタ 60の計数値が増加して「COh」に至ったとき(Q7 =1、Q6=1のとき)には、JK-FF64のJ端子 入力がHレベルとなってそのQ出力がBCLKXに同期 してHレベル(ロック)となり、アップダウンカウンタ 60の計数値が減少して「3Fh」に至ったとき(Q7 = 0、Q6 = 0のとき)には、JK-FF64のK端子 入力がHレベルとなってそのQ出力がBCLKXに同期 してLレベル(アンロック)となる。

【0018】 つぎに前記実施形態例の作用を図4~図8 40 を併用して説明する。

(1) 入力端子10に入力した映像信号(例えばTV信号)は、クランプ回路11によって直流レベルが所定レベルに固定され、増幅回路12で増幅され、コンパレータ13で所定レベル以上がカットされバースト切出し回路14に入力する。同期分離回路15によって入力映像信号から分離された水平同期信号HDと垂直同期信号VDはバースト切出し回路14に入力する。

【0019】(2)バースト切出し回路14は、コンパレータ13から入力した映像信号と同期分離回路15か 50

6入力した水平同期信号HD及び垂直同期信号VDに基づいてバースト信号のとバースト期間信号のを出力する。このバースト信号のは基準信号としてPLL回路26の位相比較器16に入力し、バースト期間信号のはイネーブル信号として位相比較器16に入力する。

【0020】(3)位相比較器16は、バースト期間信号の出力している期間、バースト信号のを比較信号としての再生バースト信号のと比較して位相差に応じた信号を出力し、LPF17は位相比較器16の出力を積分して得た位相誤差電圧を制御電圧として第1、第2VCO18、19に出力する。第1、第2VCO18、19から出力した発振周波数帯域が異なる2つのパルス信号の一方が、切換器20によって選択されSCKとして第1出力端子21から出力するとともに、分周器22で整数分の1に分周されて第2出力端子23からSCaとして出力し、このSCaは再生バースト信号のとして位相比較器16にフィードバックされる。

【0021】 (4) 前記 (3) において、切換器 20% 第 1、第 2 V C O 1 8、1 9の出力する 2 つのパルス信号のうちの何れを選択して S C K とするかは、ロック・アンロック 検出回路 3 2の 検出信号によって決まり、この検出信号はバースト信号 ①と再生バースト信号 ②の位相差によって決まる。このため、位相差が 0 の場合

(A)、位相差が2ck未満の場合(B)(C)、位相差が2ck以上の場合(D)に分けて説明する。

【0022】(A)説明の便宜上、切換器20が第1、第2VCO18、19のうちの第1VCO18を選択し、バースト信号①と再生バースト信号②の位相が一致した場合(位相差が0の場合)を図4及び図8を併用して説明する。

(i) クロック発生回路 3 7 から出力する c k (周波数 8 F s c) を図 4 (a) とすると、周波数 F s c のバースト信号①は同図 (c) に示すように 8 c k を 1 周期とするパルス信号となり、再生バースト信号②は同図 (d) に示すようにバースト信号①と同一位相となる。

【0023】(ii)バースト切出し回路14から出力するバースト期間信号③がLレベルの期間(図4(b)の左側に示した期間)では、第1エッジ検出器40が動作しないので、第1エッジ検出信号④、2ck幅化信号⑤が同図(e)(f)に示すようにLレベル、第1カウンタ51のRCO、BCLKXが同図(k)(n)に示すようにHレベルを継続する。Lレベルの2ck幅化信号⑤はゲート回路44のアンドゲート45、46に入力し、図4(i)に示すようなHレベルの信号が第2カウンタ55のH数値が同図(l)に示すように「Fh」、第2カウンタ55のRCOが同図(m)に示すようにHレベルを継続する。BLOCKが同図(o)に示すようにLレベルを継続する。

【0024】 (i ii)バースト期間信号 ③がHレベルの期 間(図4 (b) の右側に示した期間)では、第1エッジ 検出器 4 0 が動作してバースト信号^①の立ち上がりを検 出し、図4(e)に示すようなckに同期した1ck幅 の第1エッジ検出信号④が出力する。この信号④がイン バータ53で反転し第1カウンタ51のLD端子に入力 して初期値「Dh」をロードするので、第1カウンタ5 1の計数値は図4 (j) に示すように変化する。すなわ ち、ロード時に計数値が「Fh」から「Dh」に変化す るとともに、図4 (k) に示すようにRCOがLレベル 10 に変化してENPをHレベルとして第1カウンタ51を イネーブルとし計数を始める。そして、第1カウンタ5 1の計数値が「Fh」に至るとRCOがHレベルに変化 してENPをLレベルとして第1カウンタ51をディス エーブルとする。このため、BCLKXは、図4(n) に示すように、同図(k)のRCOを1ck遅延させた 信号となる。

【0025】(iv)第2エッジ検出器41は再生バースト信号②の立ち上がりを検出して図4(g)に示すような第2エッジ検出信号⑥をアンドゲート46に出力し、1クロック遅延器43は第2エッジ検出信号⑥を1クロック遅延して同図(h)に示すような1ck遅延信号⑦を出力する。また、2クロック幅化回路42は信号④のパルス幅を2倍して図4(f)に示すような2ck幅化信号⑤をアンドゲート45、46に出力する。このため、図4(i)に示すような信号⑧がナンドゲート54に入力するとともに、第2カウンタ55のLD端子に入力するとともに、第2カウンタ55のLD端子に入力する。この信号⑧は、信号⑤がHレベルでかつ信号⑥は、 信号⑥がHレベルとなる信号を反転させ、1ck遅延させた信号となる。

【0026】(v)信号(のにより第2カウンタ55のLD端子がLレベルになると、このLレベルの間(2ck期間)第2カウンタ55は初期値「Dh」をロードするので、第2カウンタ55の計数値は図4(1)に示すように変化する。すなわち、ロード時に計数値が「Fh」から「Dh」に変化するとともに、図4(m)に示すようにRCOがLレベルに変化してENPをHレベルとして第2カウンタ55をイネーブルとし計数を始める。そして、第2カウンタ55の計数値が「Fh」に至るとRCOがHレベルに変化してENPをLレベルとして第2カウンタ55をディスエーブルとする。このため、BLOCKは図4(o)に示すようにBCLKXの立上り時にHレベル状態にあり、Hレベル期間が4ck、Lレベル期間が4ckのバルス信号となる。

【0027】(vi) 積分回路34内のアップダウンカウンタ60は、BLOCKがHレベルのときにアップカウンタとして動作してBCLKXの立ち上がりを計数するので、8ck毎に+1カウントする。このため、図8に示すように、アップダウンカウンタ60の計数値(判定回数)が増加し第1設定値としての「C0h」に至ると、

JK-FF64のQ出力がLレベルからHレベルに変化する。すなわち、計数値が「COh」に至るとアップダウンカウンタ60はQ7=1、Q6=1となり、アンドゲート62の出力がHレベル(ノアゲート63の出力はLレベル)となってJK-FF64のJ端子に入力するので、Q出力がLレベルからHレベルに変化してロック検出信号を切換器20に出力する。このため、切換器20が第1、第2VCO18、19の一方(例えば第1VCO18)の出力を選択し、SCKとして第1出力端子21から出力している状態が継続する。このSCKは分周器22で整数分の1に分周され、再生バースト信号②として位相比較器16にフィードバックされ位相同期制御が行われる。

【0028】 (B) ついで、切換器20が第1VCO18を選択し、再生バースト信号②はバースト信号①より位相遅れであるが、その位相差が2ck未満の場合を、図5及び図8を併用して説明する。説明の便宜上、バースト信号①、再生バースト信号②が図5(c)(d)に示すようなタイミングで現われ、バースト期間信号③が同図(b)に示すようにHレベルで第1エッジ検出器40が動作している場合について説明する。

【0029】(i)第1エッジ検出器 40はバースト信号 ①の立ち上がりを検出し、図5 (e)に示すようなckに同期した1ck幅の第1エッジ検出信号 ②が出力する。この信号 ④がインバータ53で反転し第1カウンタ51のLD端子に入力して初期値「Dh」をロードするので、第1カウンタ51の計数値は図5 (j)に示すように変化する。すなわち、ロード時に計数値が「Fh」に変化するとともに、図5 (k)に示すようにRCOがLレベルに変化してENPをHレベルとして第1カウンタ51をイネーブルとし計数を始める。そして、第1カウンタ51の計数値が「Fh」に至るとRCOがHレベルに変化してENPをLレベルとして第1カウンタ51をディスエーブルとする。このため、BCCがHレベルに変化してENPをLレベルとして第1カウンタ51をディスエーブルとする。このため、BCCのを1ck遅延させた信号となる。

【0030】(ii)第2エッジ検出器41は再生バースト信号②の立ち上がりを検出して図5(g)に示すような第2エッジ検出信号⑤をアンドゲート46に出力し、1クロック遅延器43は第2エッジ検出信号⑥を1クロック遅延にて同図(h)に示すような1ck遅延信号⑦を出力する。また、2クロック幅化回路42は信号④のパルス幅を2倍して図5(f)に示すような2ck幅化信号⑤をアンドゲート45、46に出力する。このため、図5(i)に示すような信号⑧がナンドゲート54に入力するとともに、第2カウンタ55のLD端子に入力するとともに、第2カウンタ55のLD端子に入力する。この信号⑤は、信号⑤がHレベルでかつ信号⑥又は⑦の一方がHレベルの期間だけHレベルとなる信号を反転させ、1ck遅延させた信号となる。

【0031】(iii)信号®により第2カウンタ55のL

50

D端子がLレベルになると、このLレベルの間(1 c k 期間)第2カウンタ55は初期値「Dh」をロードするので、第2カウンタ55の計数値は図5 (1)に示すように変化する。すなわち、ロード時に計数値が「Fh」から「Dh」に変化するとともに、図5 (m)に示すようにRCOがLレベルに変化してENPをHレベルとして第2カウンタ55をイネーブルとし計数を始める。そして、第2カウンタ55の計数値が「Fh」に至るとRCOがHレベルに変化してENPをLレベルとして第2カウンタ55をディスエーブルとする。このため、BLOCKは図5 (o)に示すようにBCLKXの立上り時にHレベル状態にあり、Hレベル期間が3ck、Lレベル期間が5ckのパルス信号となる。

【0032】(iv) 積分回路34内のアップダウンカウン タ60は、BLOCKがHレベルのときにアップカウン タとして動作してBCLKXの立ち上がりを計数するの で、8 c k 毎に+1カウントする。このため、図8に示 すように、アップダウンカウンタ60の計数値(判定回 数)が増加して「COh」に至ると、JK-FF64の Q出力がLレベルからHレベルに変化する。すなわち、 計数値が「COh」に至るとアップダウンカウンタ60 はQ7=1、Q6=1となり、アンドゲート62の出力 がHレベル (ノアゲート63の出力はレレベル)となっ てJK-FF64のJ端子に入力するので、Q出力がL レベルからHレベルに変化してロック検出信号を切換器 20に出力する。このため、切換器20が第1VCO1 8の出力を選択し、SCKとして第1出力端子21から 出力している状態が継続する。このSCKは、分周器2 2 で整数分の 1 に分周され再生バースト信号②として位 相比較器16にフィードバックされる。このため、切換 30 器20で選択された第1VCO18による位相同期制御 により、再生バースト信号2の位相を進ませる制御が行 われてバースト信号①と位相が一致する。

【0033】 (C) また、切換器20が第1 VCO18 を選択し、再生バースト信号②はバースト信号①より位 相進みであるが、その位相差が2ck未満の場合は、前 記 (B) の場合と同様に作用する。すなわち、第1エッ ジ検出信号 ひと第2エッジ検出信号 の現われるタイミ ングが前記 (B) の場合と逆となり、これに伴って後続 の信号⑤⑦⑧、第1、第2カウンタ51、55の計数 値、RCOの現われるタイミングが前記(B)の場合と 異なるが、BCLKXは図6 (n) に示すようなタイミ ングで発生し、BLOCKが図6 (o) に示すようにB CLKXの立上り時にHレベル状態にあり、Hレベル期 間が3ck、Lレベル期間が5ckのパルス信号とな る。このため、前記(B)の場合と同様にして、積分回 路34内のアップダウンカウンタ60がBLOCKのH レベルでアップカウンタとして動作しBCLKXの立ち 上がりを計数するので、図8に示すように、アップダウ ンカウンタ60の計数値(判定回数)が増加して「CO 50 h」に至ると、JK-FF64のQ出力がLレベルから Hレベルに変化し、ロック検出信号を切換器20に出力 する。このため、切換器20が第1VCO18の出力を 選択し、SCKとして第1出力端子21から出力してい る状態が継続する。このSCKは分周器22で整数分の 1に分周され再生バースト信号②として位相比較器16 にフィードバックされる。したがって、切換器20で選 択された第1VCO18による位相同期制御により、再 生バースト信号②の位相を遅らせる制御が行われてバー スト信号③と位相が一致する。

【0034】(D)また、切換器20が第1VCO18を選択し、再生バースト信号②がバースト信号①より2ck以上位相遅れの場合を、図7及び図8を併用して説明する。説明の便宜上、バースト信号①、再生バースト信号②が図7(c)(d)に示すようなタイミングで現われ、バースト期間信号③が同図(b)に示すようにHレベルで第1エッジ検出器40が動作している場合について説明する。

【0035】(i)第1エッジ検出器 40はバースト信号 ①の立ち上がりを検出し、図7 (e)に示すようなckに同期した1ck幅の第1エッジ検出信号 ②が出力する。この信号 ④がインバータ53で反転し第1カウンタ51のLD端子に入力して初期値「Dh」をロードするので、第1カウンタ51の計数値は図7 (j)に示すように変化する。すなわち、ロード時に計数値が「Fh」から「Dh」に変化するとともに、図7 (k)に示すようにRCOがLレベルに変化してENPをHレベルとして第1カウンタ51をイネーブルとし計数を始める。そして、第1カウンタ51の計数値が「Fh」に至るとRCOがHレベルに変化してENPをLレベルとして第1カウンタ51をディスエーブルとする。このため、BCLKXは、図7 (n)に示すように、同図 (k)のRCOを1ck 遅延させた信号となる。

【0036】(ii)第2エッジ検出器41は再生バースト信号②の立ち上がりを検出して図7(g)に示すような第2エッジ検出信号⑥をアンドゲート46に出力し、1クロック遅延器43は第2エッジ検出信号⑥を1クロシク遅延器43は第2エッジ検出信号⑥を1クロシク遅延品で同図(h)に示すような1ck遅延信号⑥のバルス幅を2倍して図7(f)に示すような2ck幅化信号⑥をアンドゲート45、46に出力する。このために37(i)に示すようなHレベルを継続する信号®は、信号⑥がHレベルがでかつ信号⑥又は⑦の一方がHレベルの期間だけけいている信号を反転させ、さらに1ck遅延させた信号となるので、バースト信号①と再生バースト信号②の位相差が2ck以上の間はHレベルを継続する。

【0037】(i i i i)信号®がHレベルを継続すると、第 2カウンタ55のLD端子もHレベルを継続し初期値 VCOと、このVCOから出力するパルス信号の周波数 ${\it var} 1/2$ に分周した出力する1/2分周器とで構成した場合についても利用することができる。

14

「Dh」をロードしないので、第2カウンタ55の計数値は図7(1)に示すように「Fh」を継続し、RCOも同図(m)に示すようにHレベルを継続し、第2カウンタ55をディスエーブルとする。このため、BLOCKも図7(o)に示すようにLレベルを継続する。

【0042】前記実施形態例では、バーストロックPL L回路に本発明を利用した場合について説明したが、本 発明はこれに限るものでなく、ラインロックPLL回路 についても利用することができる。

【0038】(iv) 積分回路34内のアップダウンカウン タ60は、BLOCKがLレベルのときにダウンカウン タとして動作してBCLKXの立ち上がりを計数するの で、8 c k 毎に-1カウントする。このため、図8に示 すように、アップダウンカウンタ60の計数値(判定回 10 数)が減少して「3Fh」に至ると、JK-FF64の Q出力がHレベルからLレベルに変化する。すなわち、 計数値が「3 Fh」に至るとアップダウンカウンタ60 はQ7=0、Q6=0となり、Jアゲート63の出力が Hレベル (アンドゲート62の出力はLレベル) となっ てJK-FF64のK端子に入力するので、Q出力がH レベルからし レベルに変化してアンロック検 出信号を切 換器20に出力する。このため、切換器20が第2VC O19の出力を選択しSCKとして第1出力端子21か ら出力する。例えば、ロック検出状態からアンロック検 ²⁰ 出状態に変化して位相差が2 ck以上となると、VCO は切換器20によって第1VCO18から第2VCO1 9に切り換えられる。第2VCO19から出力したSC Kは、分周器22で整数分の1に分周され再生バースト 信号②として位相比較器16にフィードバックされ。こ のため、第2 VCO19による位相同期制御により、再 生バースト信号②の位相を進ませる制御が行われてバー スト信号①と位相が一致する。

【0043】前記実施形態例では、積分回路の動作をより安定化させるために、第1エッジ検出器とアップダウンカウンタの間に第1パルス幅拡大回路を設け、ゲート回路とアップダウンカウンタの間に第2パルス幅拡大回路を設けた場合について説明したが、本発明はこれに限るものでなく、第1、第2パルス幅拡大回路を省略した場合についても利用することができる。

【0039】前記実施形態例では、ロック・アンロック判定回路は、バースト信号①と再生バースト信号②の位 30相差が2ck未満か否かでロック、アンロックを判定するようにしたが、本発明はこれに限るものでなく、バースト信号②と再生バースト信号②の位相差がnck(nは2を含む1以上の整数)未満か否かでロック、アンロックを判定するようにした場合についても利用することができる。

【0044】前記実施形態例では積分回路の構成を簡単にするために、積分回路をアップダウンカウンタと検出回路で構成した場合について説明したが、本発明はこれに限るものでなく、ロック・アンロック判定回路のロック判定とアンロック判定の一方の判定時(例えばロック判定時)にその判定回数をアップカウントするとともに他方の判定時(例えばアンロック判定時)にその判定回数をダウンカウントし、その計数値に基づいてロック、アンロックを検出するものであればよい。

【0040】前記実施形態例では、アップダウンカウンタの計数値が増加して第1設定値の「C0h」に達したときに検出回路によってロックを検出し、アップダウンカウンタの計数値が減少して第2設定値の「3Fh」に 40達したときに検出回路によってアンロックを検出するようにしたが、第1設定値が「C0h」、第2設定値が「3Fh」の場合に限るものでなく、第1設定値を第2設定値より大きくしてヒステリシス効果をもたせた場合について利用することができる。

【0045】前記実施形態例ではロック・アンロック判定回路の構成を簡単にするために、ロック・アンロック判定回路を第1エッジ検出器、2クロック幅化回路、第2エッジ検出器、1クロック遅延器及びゲート回路で構成した場合について説明したが、本発明はこれに限るものでなく、基準信号と比較信号の位相差が基準信号の周波数より高い周波数に設定されたクロックのnクロック未満か否かでロック、アンロックを判定するものであればよい。

【0041】前記実施形態例では、発振周波数帯域の異なる2つのパルス信号を出力する電圧制御発振器を第1、第2VCOで構成した場合について説明したが、本発明はこれに限るものでなく、図11に示した従来例のように、所定の発振周波数帯域のバルス信号を出力する 50

【0046】前記実施形態例では、電圧制御発振器が発振周波数帯域の異なる2つのパルス信号を出力する場合について説明したが、本発明はこれに限るものでなく、発振周波数帯域の異なる3以上のパルス信号を出力する場合についても利用することができる。例えば、図9に示すように、LPF17の出力電圧で発振周波数帯域の異なる4つのパルス信号を出力する第1、第2、第3、第4VCO71、72、73、74によって電圧制御発振器を構成し、一定時間毎(例えば図8の「COh」

(192ckに相当)より十分長い期間毎)に1つのパルスを出力する切り換え時間設定用のカウンタ(例えば10ビットのカウンタ)75と、切り換え信号出力用の2ビットのリングカウンタ76とを設け、ロック・アンロック検出回路32の積分回路34から出力するアンロック検出信号(Lレベル信号)をインバータ77で反転させた信号でリングカウンタ76をイネーブル状態とし、カウンタ75から1パルス出力する毎に00、0

1、10、11の切り換え信号を循環的に切り換えて切

換器78に出力するようにした場合にも利用することができる。この場合、簡単な構成で広い周波数範囲の基準信号を取り扱うことができるので、NTSC、PAL、SECAMのカラーデコーダに対応できる。

15

[0047]

【発明の効果】本発明によるPLL回路は、位相比較 器、ローパスフィルタ、電圧制御発振器、切換器、分周 器及びロック・アンロック検出回路を具備し、ロック・ アンロック検出回路をロック・アンロック判定回路と積 分回路で構成し、ロック・アンロック判定回路で基準信 10 号と比較信号の位相差が n クロック (例えば 2 クロッ ク) 未満か否かに基づいてロック、アンロックを判定 し、積分回路でロック・アンロック判定回路のロック判 定とアンロック判定の一方の判定時(例えばロック判定 時)にその判定回数をアップカウントするとともに他方 の判定時(例えばアンロック判定時)にその判定回数を ダウンカウントし、その計数値に基づいてロック、アン ロックを検出し、積分回路から出力するロック、アンロ ックの検出信号に基づいて切換器で電圧制御発振器から 出力する発振周波数帯域の異なる複数のバルス信号の中 20 から1つのパルス信号を切り換えて出力するように構成 した。このため、ロック・アンロック検出回路をロジッ クで構成可能なロック・アンロック判定回路と積分回路 で構成することができ、ロック・アンロック検出回路を A/D変換器とマイコンで構成した従来例と比べて、回 路構成を簡単にすることができる。さらに、ロック・ア ンロック判定回路でロック、アンロックと判定されて も、直ちにロック、アンロックとするのではなく、積分 回路でヒステリシスをもたせてロック、アンロックとし ているので、より安定したクロックを供給することがで 30 きる。

【0048】ロック・アンロック判定回路を第1エッジ 検出器、2クロック幅化回路、第2エッジ検出器、1クロック遅延器及びゲート回路で構成した場合には、ロック・アンロック判定回路の構成を簡単にすることができる。

【0049】積分回路を、ロック・アンロック判定回路の判定信号をアップ・ダウン制御信号として第1エッジ検出器の検出信号を計数するアップダウンカウンタと、このアップダウンカウンタの計数値が増加して第1設定 40値に達したときにロックを検出し、アップダウンカウンタの計数値が減少して第2設定値(第1設定値より小さい値)に達したときにアンロックを検出する検出回路とで構成した場合には、積分回路の構成を簡単にすることができる。

【0050】第1エッジ検出器とアップダウンカウンタの間に第1エッジ検出器から出力する検出信号のバルス幅を広げてアップダウンカウンタへ出力する第1パルス幅拡大回路を設け、ゲート回路とアップダウンカウンタの間にゲート回路から出力する判定信号のパルス幅を広 50

げてアップダウンカウンタへ出力する第2パルス幅拡大 回路を設けた場合には、積分回路の動作をより安定化さ せることができる。

【0051】基準信号をバースト切出し回路によって複合映像信号から切り出されたカラーバースト信号とした場合には、本発明をバーストロックPLL回路に利用することができる。

【0052】基準信号を水平同期分離回路によって複合映像信号から分離された水平同期信号とした場合には、本発明をラインロックPLL回路に利用することができる

【図面の簡単な説明】

【図1】本発明によるPLL回路の一実施形態例を示す ブロック図である。

【図2】図1中のロック・アンロック検出回路を示すブロック図である。

【図3】図1中の積分回路を示すブロック図である。

【図4】図1において、再生バースト信号②とバースト信号①の位相差が0の場合の作用を説明するタイミングチャートである。

【図5】図1において、再生バースト信号②がバースト信号①より位相遅れであるが位相差が2ck未満の場合の作用を説明するタイミングチャートである。

【図6】図1において、再生バースト信号②がバースト 信号①より位相進みであるが位相差が2ck未満の場合 の作用を説明するタイミングチャートである。

【図7】図1において、再生バースト信号②がバースト信号①より位相遅れで且つ位相差が2ck以上の場合の作用を説明するタイミングチャートである。

【図8】図1中の積分回路の作用を示す説明図である。

【図9】本発明を発振周波数帯域の異なる4つのバルス 信号を出力する電圧制御発振器を用いた場合に利用した 場合の要部を示すブロック図である。

【図10】従来例1を示すブロック図である。

【図11】従来例2を示すブロック図である。

【符号の説明】


10…入力端子、 11…クランプ回路、 12…増幅 回路、 13…コンパレータ、 14…バースト切出し 15…同期分離回路、 16…位相比較器、 回路、 17…LPF (ローパスフィルタ) 、 18…第1VC 〇 (電圧制御発振器)、 19…第2VCO、 21…第1出力端子、22…分周器、 78…切換器、 23…第2出力端子、 26…PLL回路、 ロック・アンロック検出回路、 33…ロック・アンロ ック判定回路、 3 4…積分回路、 35…第1パルス 幅拡大回路、 36…第2パルス幅拡大回路、 3 7 ... 38 ··· P L L 回 ckを発生するクロック発生回路、 40…第1エッジ検出器、 41…第2エッジ検 路、 4 2…2クロック幅化回路、 43,52,5 出器、 6、57…1クロック遅延器、 44…ゲート回路、

17


45、46、62…アンドゲート、 47、63…ノアゲート、 50、54…ナンドゲート、 51…第1カウンタ、 53、77…インバータ、 55…第2カウンタ、 60…アップダウンカウンタ、 61…検出回路、 64… JK-FF、 71~74…4種類の発振周波数帯域のバルス信号を出力する電圧制御発振器を構成する個々の電圧制御発振器、 75…切り換え時間設*

* 定用のカウンタ、 76… 2ビットのリングカウンタ、 ①…バースト信号(基準信号の一例)、 ②…再生バースト信号(比較信号の一例)、 ③…バースト期間信号、 ck…クロック(計測用のクロック)、 HD… 水平同期信号、 SCK…システムクロック、SCa…サブキャリア、 VD…垂直同期信号。


【図1】




【図2】





【図3】




[図4]









【図9】







【図7】



【図11】





5D044 AB07 DE32 GM12 GM14 GM15

GM16 GM17

5J106 AA04 CC20 CC21 CC38 CC41

CC52 CC58 DD04 DD05 DD06

DD09 DD17 DD43 DD46 EE01

EE09 FF06 GG01 HH10 KK39